一、generate的概念 随着数字电路规模越来越大，模块数量也在逐渐增多。如果手动编写每一个模块，一方面工作量大，另一方面也容易出现错误。在这个时候，Verilog语言中的generate语句可以很 … Continue reading 深入理解Verilog中的generate语句(Verilog中的generate块)
标签： generate
generate
一：generate Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，t … Continue reading generate
